DSP 和MCU的集成处理器

当今集成电路设计已经进入SOC 时代，于是各公司针对自己的设计需求挑选一款性价比较高的处理器作为内核是一件非常重要的事情。下面将介绍一款集成了DSP 和MCU 功能的处理器ZSP neo 。

ZSP neo 是一类新型的处理器，它在一个的内核中集成了DSP 和MCU 的功能。对于那些需要比现有8 位微控制器更高的控制处理性能，而又无需32 位微控制器的对成本敏感的应用来说，ZSP neo 是一个理想的选择。

ZSP neo 针对其性能要求采用了相应的架构：

•采用基于RISC 的架构：

处理器具有静态分支预测功能；所以程序员设计程序时无需考虑跳转延时。

•采用了Load-Store 架构：

处理器对存储器的操作使用load 和store 指令；操作不直接发生在存储器中。所有其他指令均为寄存器-寄存器操作；使用寄存器节省了存储器带宽。采用多种load/store 指令，这样优化了存储器操作；同时支持32 位和16 位的数据操作。处理器允许前推的灵活架构；功能单元的结果能够在下个周期无条件地被其他功能单元使用。

•数据链接：

数据链接保持数据缓存常满以满足连续不断的数据流；链接允许了流式的操作数而旁路载入通用寄存器；有2 个通用寄存器用于数据链接的建立；用于链接的索引寄存器的内容自动更新。

•存储器结构：

采用简单、邻近的数据空间和存储器映射的IO；数据和指令的缓存用于提高性能，降低功耗；数据和指令缓存预取器允许确定的操作；建立扩展精度的操作数可保留在存储器的任意区域而无需考虑对齐的规则。

•寄存器组：

16 个16 位通用寄存器，每两个寄存器对可组合成为一个32 位寄存器；支持累加器；两对寄存器可作为累加器，每个累加器分别有8 位的保护位；最少限度的专用寄存器；对任意两个寄存器之间数据转移的完全支持；任何指令可以指定任意通用寄存器作为源。

从以上的处理架构可以看出，ZSP neo 在具有MCU 处理功能的同时也提供了强大的运算能力，体现了一款高性能的DSP 的特色。接下来我们通过介绍相关指令集来体现这种特色。

•所有指令都是单字（16 位）紧凑指令
•单周期执行的指令包括：

任意单16 位ALU 操作
任意32 位ALU 操作
一个16 位×16 位乘法与40 位累加
16/32 位变量的指数检测
16 位变量的平方

大多数语音编码应用程序的基本函数，注：由欧洲标准电信协会（ETSI）定义单周期16/32 位最小、最大指令

•32 位×32 位乘法与40 位累加
•16 位复数乘法或者乘加
•在MAC 单元中两个并行的16 位加、减法，支持包含大量ALU 操作的代码
•对于比较-选择操作优秀的支持

单周期的比较-选择指令，促成了双周期的Viterbi 蝶形操作

•扩展的位操作指令

位反转指令
支持逻辑与算术移位
对16/32 位变量的真算术左移指令
对所有寄存器进行位设置，位清除，与位反转指令。

•指定预测方向的条件跳转

•双字（32 位）的load 和store 指令

为上下文切换提供高节省寄存器的带宽
优化前、后预处理代码

•带有短立即数的load/store 指令

简化了堆栈和结构的访问

•四个硬件循环
配置好以后可实现无开销循环

•支持快速简单的上下文切换
优秀的store 性能
用户可见所有的寄存器

•两个硬件循环缓冲区
循环缓冲区可以有任意的开始与结束地址，无需考虑对齐。
•任意寄存器之间转移内容
•适合FFT 算法的反转进位索引寻址

可以看出这一指令集体现了非常高性能的DSP 和MCU 特性，同时由于具有
RISC 指令集和正交的通用寄存器指令集，所以对于有一定编程经验的工程师来
说，ZSP neo 架构非常易于编写程序。