采用高速数模转换器(DAC)对系统性能的提高很重要，800MSaps的MB86064和500MSaps的MAX5888就是这类高性能器件。采用这些DAC可以降低系统成本，并实现多载波/多模通信基站应用的性能要求，最明显的特点是在传统的直接调制技术上实现了直接中频架构，同时在更高带宽上具有更高性能。
系统设计中，动态性能总是一个很重要的考虑因素。但是，由于带宽要求仍集中于100MHz，支持60MHz通用移动通信系统(UMTS)波段的转换率以及数字预失真处理具有同样重要的作用。转换率总是越高越好，在带宽大于100MHz时，DAC减少了传输链上的不同级，例如去掉了“上变频”级，而上变频通常需要在设计中添加额外的缓冲器和混频器。
现在，基站系统一般采用能产生I、Q信号的双DAC器件来驱动一个外置的模拟正交调制器。尽管这个方法对相对较窄的带宽应用是足够的，但将不能满足未来系统的需求。而且，主要的“模拟”实现中具有不必要的复杂性，其中增益/相位修正、频率均衡等增加了整个系统成本。
更高DAC转换率对于实现能在高达0.4.Fs的直接中频下产生要求的高带宽结构非常重要，特别是在500-800MSaps的转换频率下。例如，采用800MSaps的DAC，在320MHz的直接中频条件下可以实现软件无线电概念，利用“固定模拟-灵活数字”的特性来支持不同的模式/频率，将其应用于通信基础设备中可以降低实现成本。
以更高速率来驱动DAC内核将必然对产生数据的预处理逻辑带来一些问题，除非在采用适当的系统分割条件下，利用FPGA和ASIC技术来解决这些问题。采用FPGA可以分割DAC功能以便实现灵活预处理，在预处理中频率规划可以根据不同的系统需求来改变。
在系统设计中，适当的系统分割很重要，因为把大量的预处理逻辑集成到DAC上未必有益。例如，当转换器最大的转换率或者内插滤波器不能产生目标带宽时。即使采用优化的预处理FPGA，正确的DAC器件选择依然很重要。
很多系统中都在DAC之前采用FPGA，尽管该器件通常是一个大的“系统”FPGA，但并不一定会为高速数字预处理和LVDS数字输出而优化，设计工程师必须考虑是否有必要升级该器件使成本增加，而带来的是仅仅提高很小部分设计的性能，最好专门为高速DAC预处理指定一个FPGA。
通常数据转换器会表现出一些特殊的特性，在很多情况下这些特性可以为目标系统所用。设计工程师有必要将这些特性作为在通信基础设备应中已经很复杂的频率规划任务中的另一个变量来考虑。
客户通过早期在能够满足长期性能需要的DAC技术上的投资，能获得新一代产品更短的面市时间。这样可以将先进的高直接中频结构产品尽快推向市场，然后再是其系列派生产品，这将有助于推动客户市场的领先地位并降低产品开发成本。而且利用双DAC来实现多样化的发送，或者是双发送通道至少能在成本上与传统的结构持平。由于系统具有更高的性能余量，以及通过降低组装和库存成本，可以进一步降低系统成本。
再回到生成和驱动高速DAC数据的问题。通过采用现有的FPGA技术使差分LVDS脱离DAC芯片，这样可以很方便地解决驱动高速DAC数据的问题。例如，在800MSaps的高速数据条件下必须认真考虑时钟和数据时序相关问题，这超出了只从DAC提供一个输出时钟来触发数据生成器件的常规方法。通过提供一个循环时钟，将可能补偿所有因I/O封装和PCB传输引起的延迟，该循环环路时钟集成到FPGA中的DLL或PLL时钟发生器的反馈环路中。这个方法能保持在不同的工作条件下的时钟与数据时序。
采用同时结合高性能DAC和FPGA来实现高直接中频结构，将使最终的系统具有更强适应性、功能更多，采用数字器件技术使产品开发周期更短。
